Rechnerorganisation (RO) & CPU-Simulator

⚙️ RISC-V 5-Stufen Pipelining: IF | ID | EX | MEM | WB

Takt-für-Takt Ausführung mit automatischer Hazard- & Forwarding-Erkennung

Klausur-Szenario:

IF: Fetch

ID: Decode

EX: ALU

MEM: RAM

WB: Write

STALL: NOP

Hazard-Analyse & Takt-Log

Takt: C0

Klicke auf „Takt weiter“, um den ersten Befehl in die IF-Stufe zu laden.

Forwarding Unit: Inaktiv

Register File ($x_0 - x_7$)

$x_0$ ist im RISC-V Standard hardwaremäßig fest mit 0 verdrahtet (Hardwired Zero).

💾 Cache-Architektur & Adress-Dekodierung

Aufteilung einer 32-Bit Speicheradresse in Tag, Set-Index und Byte-Offset

Cache-Kapazität

Block-Größe

Assoziativität

32-Bit Adressaufteilung:

Tag Bits 25 Bits

Set Index 3 Bits (8 Sets)

Offset 4 Bits

• $\text{Offset Bits} = \log_2(\text{BlockSize}) = \log_2(16) = 4$

• $\text{Sets} = \frac{\text{CacheSize}}{\text{BlockSize} \times \text{Assoziativität}} = \frac{128}{16 \times 2} = 4 \implies 2\text{ Bits}$

• $\text{Tag Bits} = 32 - (\text{Index} + \text{Offset}) = 32 - 6 = 26\text{ Bits}$

Speicheradresse anfragen (Hex oder Dezimal):

Muster:

Misses 0

Hit-Rate 0%

Cache-Inhalt (Sets & Ways)

Noch kein Speicherzugriff erfolgt.

🔢 IEEE-754 Gleitkommazahlen (32-Bit Single Precision)

Formel: $(-1)^s \times (1.\text{Mantisse})_2 \times 2^{e - 127}$

Sonderfälle:

Klicke auf beliebige Bits, um sie zu kippen (0 ↔ 1):

Bit 31: Vorzeichen $s$ Bits 30-23: Exponent $e$ (8 Bits, Bias 127) Bits 22-0: Mantisse $f$ (23 Bits)

Vorzeichenfaktor $(-1)^s$ (-1)^0 = +1

Echter Exponent $2^{e - 127}$ 2^(130 - 127) = 2^3

Reeller Dezimalwert 13.375

Hexadezimale Codierung (32-Bit): 0x41560000

🚀 Amdahl'sches Gesetz (Speedup-Rechner)

Maximal erreichbare Beschleunigung durch Parallelisierung

$\text{Speedup } S(p) = \frac{1}{(1 - f) + \frac{f}{p}}$

Parallelisierbarer Anteil $f$: 80% ($f = 0.80$)

Anzahl Prozessorkerne $p$: 8 Kerne

Speedup mit $p$ Kernen 3.33x

Max. Speedup ($p \to \infty$) 5.00x

Selbst mit unendlich vielen Prozessoren kann die Gesamtlaufzeit wegen des sequentiellen Rests ($1-f = 20\%$) maximal um den Faktor $1 / 0.20 = 5$ beschleunigt werden.

🎯 Rechnerorganisation Klausur-Quiz

Pipelining, Cache-Misses und Gleitkommazahlen

0 / 5 Punkte

Frage 1 von 5

Warum benötigt ein Load-Use Hazard in einer klassischen 5-Stufen RISC-V Pipeline trotz Forwarding einen Stall (1 NOP)?

🔲 KV-Diagramm Minimierer (4 Variablen)

Klicke auf die Zellen (0/1), um die disjunktive Normalform (DNF) zu generieren

00011110 CD

00011110 AB

Minimierte DNF

F(A,B,C,D) = 0

Hinweis: Die Minimierung nutzt den Quine-McCluskey-Algorithmus zur Berechnung der Primimplikanten im Hintergrund.

Rechnerorganisation & CPU-Architektur Lab